随着集成电路技术的迅猛发展，特别是纳米级工艺的实现，跨导运算放大器朝着高增益、高带宽以及低功耗的方向发展，其信号处理的能力也在不断的提高。但是目前 OTA 仍然是制约模拟电路 IC 设计的一个瓶颈。作为模拟电路的一个基本单元，OTA 电路需要具有一个较宽的带宽和一个较高的直流增益。但是在实际的电路设计中，这两个指标通常是相互矛盾的，并且被有限的跨导、较小的输出电阻以及较低的偏置电压限制。

一个单端的运算放大器通常会包含一个正输入端、一个负输入端和一个输出端。通常情况下，一个单端运放的输出端都是固定的，并且非常容易判断。但是在确定好输出端之后，对于运放的两个输入端，是不能按照自己的心情去随心所欲的标注的，而是需要对其进行判断，来确定哪个是正输入端哪个是负输入端。一旦正负输入端标错，就会造成运放外部电路由原来的负反馈变为正反馈，从而导致电路工作状态的异常。而对于全差分放大器，则存在正负输入端和正负输出端的判断为问题，如果判断失误同样会导致电路的工作异常。因此，正确判断运放的正负输入端是十分重要的。这里，本人将通过举例子的方式，来说明一下运放的正负输入端的判断方法。

在涉及到需要对工艺的失配情况进行分析时，往往需要用到蒙特卡洛仿真。蒙特卡洛仿真可以较好的分析出电路在不同工艺失配情况下的工作情况。但是，当运行蒙特卡洛仿真后，有时可能会发现由于失配的影响，导致某一项关心的电路的性能参数很差，或者有了较大的恶化，这时候可能就需要分析是哪部分器件或者电路成分引起了性能的恶化。这时，就可以利用 Cadence 蒙特卡洛仿真设置中的一个功能——设置在进行仿真时不考虑某些器件的失调。

在对全差分放大电路进行设计时，可能会使用到开关电容共模反馈，如下图。由于开关电容共模反馈需要一定的时间来将输出电压稳定到共模电压，而普通的 AC 仿真是默认使用 DC 时的工作点来进行 AC 特性计算的，此时运放的输出还并未稳定到共模电压上，因此此时使用 AC 仿真计算的结果会与实际运放的增益有较大的偏差。一种可行的解决方案为先对该放大器电路进行时域（TRAN）仿真，并且通过对 TRAN 仿真进行设置，使用 TRAN 仿真中的某一个时刻的 TRAN 工作点（Transient Operating Points）来对运放的 AC 特性进行仿真。

在我本科的模电课上，杨老师曾经教过我们一种判断环路反馈极性的简单方法。在本人之后面对过的关于判断反馈环路的极性的问题中，这种方法屡试不爽，并且它可以毫无修改的应用在模拟集成电路中。由于这种方法在判断反馈环路的极性时十分简洁好用，因此这里本人开了一篇文章，来介绍一下这种方法。

在此之前，本人已经学习到过很多结构的 Q 值。在这些学习过程中，存在着一个困扰了本人许久的问题：为什么对于同一个被叫做「Q 值」的东西，在不同的情况下竟然有这么多种看似完全不相干的定义方式？最近，本人对各种结构的 Q 值的定义以及计算公式进行了一番思考和整理，以期能够找到这些 Q 值之间的联系。最终发现，这些 Q 值或多或少的都能够与「二阶系统的传递函数」扯上关系。

目前，国内网站上关于 Verilog-A 的信息非常的少，并且关于该语言常用的几个参考文档也都是英文文档。本人在学习这个语言的时候，曾经花费了非常多的时间来阅读文档、学习语法。但是学习之后发现，Verilog-A 的语法和 Verilog HDL 极其相似，因此写了这一篇文章，希望能帮到一些要学习 Verilog-A 的人。