1 前言 不知道大家是否遇到过这种情况：在对接收机或者发射机进行仿真时，由于芯片中的时钟产生为一个 PLL，该 PLL 电路结构较为复杂，并且通常需要经过大量的时间才能够锁定，从而才能够产生我们所期望的时钟信号。但是，对于收发机而言，时钟信号是一个非常关键的信号，只有时钟信号正常产生后收发系统才能够正常工作。因此，在对整体系统进行仿真时，往往由于这…