也许大家有时候在仿真中可能会遇到这样的情况：某些时候我们需要对一个系统进行时域仿真，而这个系统中却偏偏存在一个类似 PLL 之类的时钟电路。如果将这个时钟电路替换为理想的时钟源或者是使用这个时钟在稳定状态时的输出，那么只需要跑几百纳秒即可获得正确的系统输出结果。但是由于这个时钟的存在，系统仿真时往往需要等待相当长的时间，以使得时钟的输出稳定下来，这样在系统级的后仿中，会极大拖长仿真运行的时间，降低效率。因此，假设如果我们能够只进行一次这样的相当长时间的仿真，并且将此时时钟电路输出的稳态波形保存起来，提供给后续的电路仿真使用，这样就能在几乎不损失精度的情况下极大的提升仿真的速度。而这就是本文接下来要描述的一种仿真方法。